#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-66295

(43)公開日 平成7年(1995)3月10日

(51) Int.Cl.<sup>6</sup>

酸別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/8234 27/088

8934-4M

H01L 27/08

102 B

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21)出願番号

(22)出願日

特願平5-211562

平成5年(1993)8月26日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 衣川 正明

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内


(74)代理人 弁理士 佐藤 一雄 (外3名)

## (54)【発明の名称】 半導体装置

### (57)【要約】

【目的】 メモリセル領域内のp導電型トランジスタに対してしきい値の安定性とリーク電流の低減を図るとともに周辺領域内のp-導電型トランジスタに対しては高い電流駆動能力を与えることを可能にする。

【構成】 単結晶のシリコン半導体基板上に形成される、メモリセル領域内のp-導電型電界効果トランジスタのゲート電極5bがp型ポリシリコン層を有し、周辺回路領域内のp-導電型電界効果トランジスタのゲート電極5dがn型ポリシリコン層を有していることを特徴とする。



## 【特許請求の範囲】

【請求項1】単結晶のシリコン半導体基板上に形成され る、メモリセル領域内のp-導電型電界効果トランジス タのゲート電極がp型ポリシリコン層を有し、周辺回路 領域内のp-導電型電界効果トランジスタのゲート電極 がn型ポリシリコン層を有していることを特徴とする半 導体装置。

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はp型電界効果型トランジ タを複数個有している半導体装置に関する。

#### [0002]

【従来の技術および発明が解決しようとする課題】一般 に、p-導電型のMIS (Metal Insulator Silicon ) 構造のトランジスタのゲート電極をn型ポリシリコンで 形成すると、チャネルが埋込型となってゲート絶縁膜と 半導体基板との界面よりやや深いところに形成される。 このため、チャネルは界面の散乱を受けにくく、ホール の移動度が高くなり、電流駆動能力は向上する。しか し、チャネルが界面より深いところにできるため、ゲー ト電極による制御をチャネルが受けにくくなってチャネ ル長が短くなったときにソース/ドレイン間にパンチス ルー電流が流れやすい。

【0003】一方、p-導電型のMIS構造のトランジ スタのゲート電極をp型ポリシリコンで形成すると、ゲ ート長を微細にすることが可能となるばかりでなく、チ ャネルが表面型となってゲート絶縁膜と半導体基板との 界面に形成されるためにパンチスルーの問題が軽減され る。したがって、微細なゲート長のトランジスタにはp 型ポリシリコンゲート電極が好んで用いられる。しか し、この場合チャネルがゲート絶縁膜と半導体基板との 界面に形成されるために界面散乱の影響でキャリアの移 動度が上がらず、電流駆動能力が低下するという問題が あり、この点を犠牲にしていた。

【0004】例えば、完全CMOS型の従来のスタティ ックRAMにおいては、図7に示すように、メモリセル 領域であるか周辺回路領域であるかにかかわらず、p型 基板1上に直接に形成されるnMOSトランジスタのゲ ート電極5a,5cにはn<sup>+</sup>ポリシリコンが用いられ、 p型基板1上に形成されたnウェル2内に形成されるp MOSトランジスタのゲート電極5b, 5dにはp+ポ リシリコンが用いられている。なお、nMOSトランジ スタとpMOSトランジスタとは素子分離領域3によっ て分離されている。符号11はnMOSトランジスタの ソース/ドレイン領域であり、符号12はpMOSトラ ンジスタのソース/ドレイン領域である。

【0005】このように、電流駆動能をそれほど必要と しないメモリセルのpMOSトランジスタのゲート電極 5 b に p \* ポリシリコンが用いられたことにより、しき い値のバラツキが少なく、リーク電流が一様に少なくな 50 トロームの厚さのゲート酸化膜4を乾燥酸素雰囲気中で

るという利点が得られるが、本来、高い電流駆動能力を 必要とする周辺回路(例えばメモリセルからのデータの 読出し回路)のpMOSトランジスタのゲート電極5d にはメモリセルの場合と同様にp゚ ポリシリコンが用い られ、周辺回路の性能が犠牲にされていた。これは、メ モリセルの安定性が優先されるためである。

2

【0006】本発明は上記事情を考慮してなされたもの であって、メモリセル領域内のp-導電型のMISトラ ンジスタに対してはしきい値の安定性とリーク電流の低 減を図り、周辺領域内のp-導電型のMISトランジス タに対しては高い電流駆動能力を備えるようにした半導 体装置を提供することを目的とする。

#### [0007]

【課題を解決するための手段】本発明による半導体装置 は、単結晶のシリコン半導体基板上に形成される、メモ リセル領域内のp-導電型電界効果トランジスタのゲー ト電極がp型ポリシリコン層を有し、周辺回路領域内の p-導電型電界効果トランジスタのゲート電極がn型ポ リシリコン層を有していることを特徴とする。

#### [0008] 20

【作用】このように構成された本発明の半導体装置によ れば、メモリセル領域内のp-導電型電界効果トランジ スタのゲート電極がp型ポリシリコン層を、周辺回路領 域内のp-導電型電界効果トランジスタのゲート電極が n<sup>+</sup> ポリシリコン層を各々有している。これによりメモ リセル領域内のpー導電型トランジスタに対してしきい 値とリーク電流の低減を図ることができるとともに、周 辺領域内のp-導電型トランジスタに対しては高い電流 駆動能力を与えることができる。

#### [0009] 30

【実施例】本発明による半導体装置の一実施例の断面図 を図1に示す。この実施例の半導体装置は、p型の半導 体基板1上のメモリセル形成領域および周辺回路形成領 域には各々CMOSトランジスタが形成されている。そ してメモリセル形成領域内のnMOSトランジスタのゲ ート電極5aはn゚ ポリシリコンからなっており、pM OSトランジスタのゲート電極5fはp\* ポリシリコン からなっている。一方、周辺回路形成領域内のnMOS トランジスタのゲート電極5cおよびpMOSトランジ 40 スタのゲート電極5dはn<sup>+</sup> ポリシリコンからなってい る。すなわち、この実施例の半導体装置は、図7に示す 従来の半導体装置において、周辺回路形成領域のpMO Sトランジスタのゲート電極5dをp゚ ポリシリコンか らn<sup>+</sup>ポリシリコンに代えたものとなっている。

【0010】次に図1に示す半導体装置の製造方法を図 2および図3を参照して説明する。まず、単結晶のp型 半導体基板1にnウェル2を形成し、続いて素子分離領 域3を形成し、しきい値を合わせ込むためのイオン注入 を行う(図(a)参照)。次に、例えば150オングス

形成し、続いて例えばCVD法を用いて厚さが2000 オングストロームのポリシリコン層5を形成する(図2 (a) 参照)。その後、メモリセル形成領域内のpMO Sトランジスタを形成する領域を除く、半導体基板の全 面にフォトレジスト層6を形成し、上記メモリセル形成 領域内のpMOSトランジスタを形成する領域に、ボロ ン7を15KeVで $5 × <math>10^{15}$ cm $^{-2}$ のドーズ量でイオン 注入する(図2(b)参照)。続いて上記フォトレジス ト層6を除去した後、上記メモリセル形成領域内のpM OSトランジスタを形成する領域上にのみフォトレジス ト層8を形成し、他の領域にヒ素を30KeVで5×1  $0^{15}$ cm<sup>-2</sup>のドーズ量で打込む(図2(c)参照)。その 後ポリシリコン5上にスパッタ法を用いて高融点金属シ リサイド例えばWSi2 を2000オングストローム堆 積し、このWSi2層10およびポリシリコン層5をR IE法を用いてパターニングしてゲート電極を形成する (図3(a)参照)。続いてnMOSトランジスタおよ びpMOSトランジスタの形成領域に各々、不純物を注 入し、ソース/ドレイン領域11および12を形成し、 窒素雰囲気中で800℃の活性化アニールを行う (図3 (b) 参照)。そして層間絶縁膜13を形成した後、パ ターニングしてトランジスタのソース/ドレイン領域お よびゲート電極とのコンタクトを取るための開口部を設 け、続いて配線層14を形成して半導体装置を形成する (図3 (b) 参照)。

【0011】なお、pMOSトランジスタのゲート電極にp型ポリシリコン、n型ポリシリコンを各々用いた場合のしきい値電圧のバラツキの分布を図4(a),

(b)に示す。この図4(a).(b)からpMOSトランジスタのゲート電極にp型ポリシリコンを用いた方がしきい値電圧のバラツキが少ないことがわかる。又、完全CMOS型セルのSRAMのpMOSトランジスタのゲート電極にp型ポリシリコン、n型ポリシリコンを各々用いた場合のスタンバイ電流(リーク電流)の分布を図5(a).(b)に示す。この図5(a).(b)からpMOSトランジスタのゲート電極にp<sup>+</sup>ポリシリコンを用いた方がリーク電流が少ないことが分かる。

【0012】又、pMOSトランジスタのゲート電極に $p^+$  ポリシリコンと $n^+$  ポリシリコンを各々使用した場合のリングオシレターの1段当りの遅延時間を図6に示す。この図6から $n^+$  ポリシリコンを用いた方が高速化

を達成できることが分かる。

【0013】以上説明したように本実施例によれば、高い電流駆動能力を必要とする周辺回路内のpMOSh ランジスタのゲート電極5d が $n^+$  ポリシリコンによって形成されることにより、高い電流駆動能力を得ることができるとともに、メモリセル内pMOSh ランジスタのゲート電極が $p^+$  ポリシリコンによって形成されることにより、メモリセルを構成するトランジスタのしきい値の安定性とリーク電流の低減を図ることができる。

4

#### 10 [0014]

【発明の効果】本発明によれば、メモリセル領域内のpー導電型のMISトランジスタに対しては、しきい値の安定性とリーク電流の低減を図ることができるとともに、周辺領域内のpー導電型のMISトランジスタに対しては高い電流駆動能力を備えるようにすることができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す断面図。

【図2】図1に示す実施例の半導体装置の製造工程を示 20 す断面図。

【図3】図1に示す実施例の半導体装置の製造工程を示す断面図。

【図4】pMOSトランジスタのゲート電極を $p^+$  ポリシリコンと $n^+$  ポリシリコンで製造した場合のしきい値電圧の分布を示すグラフ。

【図5】 $pMOShランジスタのゲート電極を<math>p^+$  ポリシリコンと $n^+$  ポリシリコンで製造した場合のスタンバイ電流(リーク電流)の分布を示すグラフ。

【図 6 】リングオシレターのp MOSトランジスタのゲ 30 一ト電極を $p^+$  ポリシリコンと $n^+$  ポリシリコンで各々 製造した場合の1段当りの遅延時間を示す図表。

【図7】従来の半導体装置の構成を示す断面図。


### 【符号の説明】


- 1 単結晶のp型半導体基板
- 2 nウェル
- 3 素子分離領域
- 4 ゲート絶縁膜


5 i (i = a, b, c, d) ゲート電極

- 11 ソース/ドレイン領域
- 40 12 ソース/ドレイン領域


【図1】








【図5】





【図6】

周辺回路PMOS ゲート電極	リングオシレタースピード	1 段当りの 遅延時間
n+ ポリ	80psec	
p+ ポリ	116psec	

[図7]

